#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 06053836 A

(43) Date of publication of application: 25 . 02 . 94

(51) Int. CI

H03M 3/02

(21) Application number: 04224970

(71) Applicant:

SONY CORP

(22) Date of filing: 31 . 07 . 92

(72) Inventor:

**FURUYA YUKINORI** 


# (54) ANALOG/DIGITAL CONVERSION CIRCUIT

# COPYRIGHT: (C)1994,JPO&Japio

#### (57) Abstract:

PURPOSE: To obtain an A/D conversion circuit free from an idle tone by constituting a sampling means of a multibit analog/digital (A/D) conversion means and a multibit D/A conversion means and canceling a sampling error by a delta/sigma modulation type A/D conversion means.

CONSTITUTION: A 2-bit A/D conversion circuit 6 and a 2-bit D/A conversion circuit 8 are used as an A/D conversion circuit and a D/A conversion circuit to be used for a loop filter for a delta/sigma A/D conversion circuit, and in the case of feeding back a filter output Y1 to the input side, a sampling error E generated in the D/A conversion circuit 8 is canceled by a sampling error correcting circuit 3 constituted of an 1-bit type delta/sigma A/D conversion circuit as a basic constitution. Consequently a highly precise A/D conversion circuit 1 prevented from generating an idle tone at the time of no signal can easily be obtained without using a highly precise integrator 5.



			T	
•		<i>6</i>		
	*			

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-53836

(43)公開日 平成6年(1994)2月25日

(51)Int.Cl. 6

識別記号

FΙ

HO3M 3/02

8522-5J

審査請求 未請求 請求項の数3 (全8頁)

(21)出願番号

特願平4-224970

(22)出願日

平成4年(1992)7月31日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 古屋 幸礼

東京都品川区北品川6丁目7番35号ソニー

株式会社内


(74)代理人 弁理士 田辺 恵基

# (54) 【発明の名称】アナログデイジタル変換回路

#### (57)【要約】

【目的】本発明は、オーバサンプリング-デルターシグマ変調型のアナログデイジタル変換回路において、いわゆるアイドルトーンの発生がなく、かつSN比が向上する。

【構成】オーバサンブリングーデルターシグマ変調型のアナログディジタル変換回路の量子化手段及び逆量子化手段を多ピットのアナログディジタル変換手段及びディジタルアナログ変換手段によつて構成し、このディジタルアナログ変換手段によつて構成し、このディジタルアナログ変換手段及びディジタルアナログ変換手段及びディジタルアナログ変換手段によって構成されるデルターシグマ変調型アナログディジタル変換手段によって打ち消す。これにより従来多ピット方式において量子化精度を劣化させていた量子化誤差を打ち消すことができ、1ピット方式と同程度の精度が得られ、かつ無信号時におけるアイドルトーンのないアナログディジタル変換回路を容易に得ることができる。



1

【特許請求の範囲】

【請求項1】オーバサンプリングーデルターシグマ変調 型のアナログデイジタル変換回路において、

量子化手段及び逆量子化手段を多ピットのアナログディ ジタル変換手段及びデイジタルアナログ変換手段によつ て構成する第1のデルターシグマ変調型アナログディジ タル変換手段と、

上記第1のデルターシグマ変調型アナログデイジタル変 換手段の入力端に負帰還されるアナログ信号を入力し、 当該アナログ信号に基づいて当該第1のデルターシグマ 10 変調型アナログディジタル変換手段より出力される第1 のフイルタ出力の量子化誤差を打ち消してデイジタルデ ータとして出力する量子化誤差補正手段とを具え、

上記量子化誤差補正手段は、量子化手段及び逆量子化手 段を1ピットのアナログデイジタル変換手段及びデイジ タルアナログ変換手段によつて構成する第2のデルター シグマ変調型アナログディジタル変換手段と、

当該第2のデルターシグマ変調型アナログデイジタル変 換手段の第2のフイルタ出力と上記第1のフイルタ出力 との差分より上記第1のフィルタ出力に重畳する量子化 20 誤差を検出する量子化誤差検出手段と、

上記量子化誤差検出手段によつて検出された量子化誤差 を上記第1のフイルタ出力より減算し、上記デイジタル 信号として出力する誤差成分除去手段とを有することを 特徴とするオーバサンプリングーデルターシグマ変調型 のアナログデイジタル変換回路。

【請求項2】オーバサンプリングーデルターシグマ変調 型のアナログデイジタル変換回路において、

量子化手段を1ビツトのアナログデイジタル変換手段に よつて構成する第1のデルターシグマ変調型アナログデ 30 イジタル変換手段と、

上記1ビットのアナログディジタル変換手段に入力され るアナログ信号を入力し、当該アナログ信号に基づいて 上記第1のデルターシグマ変調型アナログデイジタル変 換手段より出力される第1のフィルタ出力の量子化誤差 を打ち消してデイジタルデータとして出力する量子化誤 差補正手段とを具え、

上記量子化誤差補正手段は、

量子化手段及び逆量子化手段を多ピットのアナログディ ジタル変換手段及びデイジタルアナログ変換手段によつ 40 て構成する第2のデルターシグマ変調型アナログディジ タル変換手段と、

上記第2のデルターシグマ変調型アナログデイジタル変 換手段の入力端に負帰還されるアナログ信号を入力し、 当該アナログ信号に基づいて上記第1のフィルタ出力の 量子化誤差を打ち消して上記デイジタルデータとして出 力する量子化誤差補正部とを有し、

上記量子化誤差補正部は、量子化手段を1ビツトのアナ ログデイジタル変換手段によつて構成する第3のデルタ -シグマ変調型アナログデイジタル変換手段と、

当該1ビットのアナログデイジタル変換手段の第3のフ イルタ出力と上記第2のフイルタ出力との差分より上記 第2のフイルタ出力に重畳する量子化誤差を検出する量 子化誤差検出手段と、

2

上記量子化誤差検出手段によつて検出された量子化誤差 を上記第2のフイルタ出力より減算し、量子化誤差除去 信号として出力すると共に、当該量子化誤差除去信号に 基づいて上記第1のフィルタ出力に重畳する量子化雑音 を打ち消して上記デイジタル信号として出力する誤差成 分除去手段とを有することを特徴とするオーバサンプリ ングーデルターシグマ変調型のアナログディジタル変換

【請求項3】上記第1の量子化誤差補正手段は、上記第 1のデルターシグマ変調型アナログディジタル変換手段 の入力端に負帰還されるアナログ信号に係数を乗算して 振幅を圧縮する第1の係数乗算器と、上記第1のフィル 夕出力に上記係数を乗算して振幅を圧縮する第2の係数 乗算器と、上記量子化誤差検出手段によつて検出された 量子化誤差に上記係数の逆数を乗算し、上記第1のフィ ルタ出力に重畳する量子化雑音と同じ大きさの量子化雑 音を発生させる第3の係数乗算器とを具えることを特徴 とする請求項1に記載のオーバサンプリングーデルター シグマ変調型のアナログデイジタル変換回路。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術

発明が解決しようとする課題

課題を解決するための手段

作用

実施例(図1及び図2)

- (1) 第1の実施例 (図1)
- (2) 第2の実施例 (図2)
- (3)他の実施例

発明の効果

[0002]

【産業上の利用分野】本発明はアナログディジタル変換 回路に関し、特にオーバサンプリングーデルターシグマ 変調型のアナログデイジタル変換回路に適用して好適な ものである。

[0003]

【従来の技術】今日、通信の分野やPCM (pulse code modulation ) オーデイオの分野のようにアナログ信号 を高い精度でデイジタルデータに変換することが要求さ れる分野では、入力アナログ信号を1ビットのディジタ ル密度変調 (PDM) 信号に変換して出力するオーバサ ンプリングーデルターシグマ変調型AD変換方式を用い たアナログデイジタル変換回路 (以下AD変換回路とい 50 う)が提案されている。

40

【0004】このオーバサンプリングーデルターシグマ変調型AD変換回路は、入力アナログ信号を順に減算器、積分器及び1ビットAD変換回路を介してデイジタルデータに変換すると共に、その出力を1ビットのデイジタルアナログ変換回路(以下DA変換回路という)を介して入力側に負帰還するものである。

【0005】すなわちこの種のAD変換回路は、1クロック前のディジタルデータを再度アナログ信号に戻したものとアナログ入力信号との差(デルタ)を入力部において求めて積分(シグマ)し、その後極めて高いサンプ 10リング周波数(オーバサンプリング)によつて量子化することによりディジタルデータに変換するようになされている。

【0006】例えば20 [kHz] 帯域の入力アナログ信号をディジタルデータに変換したい場合には、10 [MHz] という極めて高いオーバサンプリング周波数によつて入力アナログ信号をサンプリングし、サンプリングされた値を1ピットAD変換回路を使つて量子化することにより量子化雑音を広帯域に分散させて、信号帯域内の雑音密度を見かけ上低下させるようになされている。

#### [0007]

【発明が解決しようとする課題】ところでこのオーバサンプリングーデルターシグマ変調型AD変換回路には本質的に量子化誤差がないという理由で1ビット方式によるDA変換回路が広く用いられているが、数〔MHz〕という高いオーバサンプリング周波数に対してダイナミックレンジが100〔dB〕近い能動特性がループフィルタを構成する積分器に要求され、SN比の向上に限界があった。

【0008】またこの1ビット方式のオーバサンプリングーデルターシグマ変闘型AD変換回路の場合、無信号時に低周波の雑音(いわゆるアイドルトーン)が発生するという問題があつた。

【0009】そこでループフイルタに例えば2ビツトのAD変換回路及びDA変換回路を用いることにより積分器に要求される精度を下げることが考えられるが、この場合にはDA変換回路に16ビツト相当の精度を得るのが困難であり、オーバサンプリングーデルターシグマ変調型AD変換回路全体としての精度が劣化する問題があった。

【0010】本発明は以上の点を考慮してなされたもので、いわゆるアイドルトーンの発生がなく、かつSN比の高いオーバサンプリングーデルターシグマ変調型のアナログデイジタル変換回路を提案しようとするものである。

#### [0011]

ジタル変換手段6及びデイジタルアナログ変換手段8に よつて構成する第1のデルターシグマ変調型アナログデ イジタル変換手段2と、第1のデルターシグマ変調型ア ナログデイジタル変換手段の入力端に負帰還されるアナ ログ信号S1を入力し、当該アナログ信号S1に基づい て当該第1のデルターシグマ変調型アナログデイジタル 変換手段2より出力される第1のフイルタ出力Y1の量 子化誤差を打ち消してデイジタルデータYとして出力す る量子化誤差補正手段3とを備え、量子化誤差補正手段 3は、量子化手段及び逆量子化手段を1ビットのアナロ グデイジタル変換手段6A及びデイジタルアナログ変換 手段8Aによつて構成する第2のデルターシグマ変調型 アナログデイジタル変換手段2Aと、当該第2のデルタ -シグマ変調型アナログデイジタル変換手段2Aの第2 のフイルタ出力Y2と第1のフイルタ出力Y1との差分 より第1のフイルタ出力Y1に重畳する量子化誤差Q1 を検出する量子化誤差検出手段11と、量子化誤差検出 手段11によつて検出された量子化誤差Q1を第1のフ イルタ出力Y1より減算し、デイジタル信号Yとして出 20 力する誤差成分除去手段15とを有するようにする。

【0012】また本発明においては、オーバサンプリン グーデルターシグマ変調型のアナログデイジタル変換回 路20において、量子化手段を1ビットのアナログデイ ジタル変換手段24によつて構成する第1のデルターシ グマ変調型アナログデイジタル変換手段21と、1ビツ トのアナログディジタル変換手段24に入力されるアナ ログ信号を入力し、当該アナログ信号に基づいて第1の デルターシグマ変調型アナログデイジタル変換手段21 より出力される第1のフイルタ出力の量子化誤差を打ち 消してデイジタルデータYとして出力する量子化誤差補 正手段1とを備え、量子化誤差補正手段1は、量子化手 段及び逆量子化手段を多ピットのアナログデイジタル変 換手段6及びデイジタルアナログ変換手段8によつて構 成する第2のデルターシグマ変調型アナログディジタル 変換手段2と、第2のデルターシグマ変調型アナログデ イジタル変換手段2の入力端に負帰還されるアナログ信 号を入力し、当該アナログ信号に基づいて第1のフイル タ出力の量子化誤差を打ち消してデイジタルデータYと して出力する量子化誤差補正部2Aとを有し、量子化誤 差補正部2Aは、量子化手段を1ピットのアナログデイ ジタル変換手段6Aによつて構成する第3のデルターシ グマ変調型アナログデイジタル変換手段2Aと、当該1 ピットのアナログディジタル変換手段6Aの第3のフィ ルタ出力と第2のフイルタ出力との差分より第2のフイ ルタ出力に重量する量子化誤差を検出する量子化誤差検 出手段11と、量子化誤差検出手段11によつて検出さ れた量子化誤差を第2のフィルタ出力より減算し、量子 化誤差除去信号を出力すると共に、当該量子化誤差除去 信号に基づいて第1のフィルタ出力に重量する量子化雑

除去手段15とを有するようにする。

#### [0013]

【作用】第1のデルターシグマ変調型アナログディジタ ル変換手段2の量子化手段及び逆量子化手段を多ピット のアナログディジタル変換手段6及びディジタルアナロ グ変換手段8によつて構成し、この第1のデルターシグ マ変調型デイジタルアナログ変換回路2に生じる量子化 誤差を量子化手段及び逆量子化手段を1ビットのアナロ グディジタル変換手段 6 A 及びディジタルアナログ変換 手段8Aによつて構成される第2のデルターシグマ変調 10 型アナログデイジタル変換手段2Aによつて打ち消すこ とにより、高精度かつ無信号時におけるアイドルトーン のないアナログデイジタル変換回路1を容易に得ること ができる。

# [0014]

【実施例】以下図面について、本発明の一実施例を詳述 する。

【0015】(1)第1の実施例

図1において1は全体としてマルチピットーデルターシ グマAD変換回路を示し、デルターシグマAD変換ルー 20

$$G = \frac{1}{1 - Z^{-1}}$$

となる。

【0019】またデルターシグマAD変換ループフイル 92は、遅延器 $7(Z^{-1})$ によつてフイルタ出力Y1を 1クロック分遅延してマルチピットDA変換回路8に入 力し、前クロック周期の帰還アナログ信号S1を再生し て減算器4に負帰還するようになされている。

【0020】因にこの実施例の場合、マルチピットDA 30

$$Y_1 = (X - (E + Y_1 Z^{-1})) \cdot \frac{1}{1 - Z^{-1}} + Q_1$$

$$\Leftrightarrow Y_{i} = (X - E) + Q_{i} (1 - Z^{-1})$$

となり、このままでは入力に誤差が影響することが分か る。

【0021】このとき第2項のQ(1-Z-1)は量子化 雑音Q」を積分器5の逆特性によつて抑圧することを意 40 味している。

【0022】一方、量子化誤差補正回路3は、1ビット DA変換回路8Aによつて構成される補正用デルターシ グマAD変換ループフイルタ2Aによつて入力側に帰還 される帰還アナログ信号S1に含まれる量子化誤差Eを 抽出し、メイン処理ループのマルチピットDA変換回路 8に生じる量子化誤差Eを打ち消すようになされてい

【0023】すなわち補正用デルターシグマAD変換ル

プフイルタ2によつて入力アナログ信号Xをフイルタ出 カY1に変換し、このフイルタ出力Y1を量子化誤差補 正回路3によつて補正することによりディジタル信号Y として出力するようになされている。

6

【0016】このデルターシグマAD変換ループフィル **夕2は、1クロツク前のフイル夕出力Y1を再度アナロ** グ信号に戻して減算器4に帰還するようになされてお り、このとき帰還される帰還アナログ信号S1と入力ア ナログ信号Xとの差分 (デルタ) をクロック周期ごと求 めるようになされている。

【0017】積分器5はこの差分値を順次入力すると、 前周期までの積分値に現周期の差分値を加算 (シグマ) し、その値をマルチピットAD変換回路6に供給して2 ピットのフイルタ出力Y1に変換するようになされてい る。

【0018】因に積分器5は周波数fが低いほど利得が 大きくなる周波数特性を有しており、この積分器5の伝 達特性Gを求めると、次式

【数1】

..... (1)

..... (2)

変換回路8には一般に量子化誤差Eが発生するためこれ を加算器9と表す。ここでデルターシグマAD変換ルー プフイルタ2の量子化雑音をQ」とし、かつ負帰還ルー プのマルチビットDA変換回路8の出力に量子化誤差E が発生している場合の伝達特性Gを求めると、次式 【数2】

ープフイルタ2Aは、係数乗算器10を介してa(a≦ 1) 倍することにより入力が小さく圧縮された帰還アナ ログ信号S1とこのループフイルタでの帰還アナログ信 号S2との差分値を減算器4Aによつて求める。

【0024】その後積分器5Aによつて差分値を順次加 算し、この値を1ビットAD変換回路6Aによつてフィ ルタ出力Y2に変換し、減算器11に出力するようにな されている。

【0025】ここで補正用デルターシグマAD変換ルー プフイルタ2Aの量子化雑音をQ」とし、かつ乗算係数 aの値を1とすると、伝達特性Gは(2)式の場合と同 様、次式

【数3】

$$Y_3 = (S_1 - Y_1 Z^{-1}) \cdot \frac{1}{1 - Z^{-1}} + Q_2$$

$$\Leftrightarrow Y_z = S_1 + Q_2 (1 - Z^{-1})$$

..... (3)

として与えられる。

【0026】このとき (3) 式は、帰還アナログ信号S

$$S_1 = E + Y_1 Z^{-1}$$

【数4】

と表される関係を用いて、次式

$$Y_z = Y_1 Z^{-1} + E + Q_z (1 - Z^{-1})$$

..... (5)

..... (4)

と表すことができる。

【0027】ここで減算器11はメイン処理ループであ るデルターシグマAD変換ループフイルタ 2のフイルタ 出力Y1を遅延器12、係数乗算器13を介して入力 し、補正用デルターシグマAD変換ループフイルタ2の  $Y_{1} = Y_{2} - Y_{1} Z^{-1}$ 

フイルタ出力 Y 2 より減算するようになされている。 【0028】このとき減算器11より出力される補間フ イルタ出力Y3は、次式

【数6】

」が、次式

【数5】

$$= Y_1 Z^{-1} + E + Q_2 (1 - Z^{-1}) - Y_1 Z^{-1}$$

$$=E+Q_{2}(1-Z^{-1})$$

..... (6)

に示すように、マルチピットDA変換回路8に発生する 量子化誤差Eと1ビットAD変換回路6Aに生じる量子 化雑音Q」を微分特性により伸張したものとの加算値と なる。

【0029】量子化誤差補正回路3はこのフイルタ出力 Y3を係数乗算器10、13の係数aとは逆係数(1/ 30 【数7】

Y = Y + Y =

a) の係数乗算器14によつて元の大きさに戻すと加算 器15に供給し、デルターシグマAD変換ループフイル タ2のフイルタ出力Y1に加算する。

【0030】このとき加算器15より出力されるデイジ タル出力Yは、次式

$$= (X - E) + Q_1 (1 - Z^{-1}) + E + Q_2 (1 - Z^{-1})$$

$$= X + Q_1 (1 - Z^{-1}) + Q_2 (1 - Z^{-1}) \qquad \cdots \qquad (7)$$

に示すように、フイルタ出力Y1より量子化誤差Eが打 ち消され、代わりに圧縮された量子化雑音Q: が付加さ れて出力されることになる。

量子化雑音Q. を積分器の逆特性によつて伸張した雑音 は量子化誤差Eよりも大幅に小さいことが知られてい る。このため1ビット方式のデルターシグマAD変換回 路に要求される帯域幅及びスルーレート共に小さい積分 器を用いて構成することができるマルチピツト方式のデ ルターシグマAD変換回路1を用いて1ピツト方式のデ ルターシグマAD変換回路と同程度の精度を得ることが できる。

【0032】以上の構成によれば、デルターシグマAD 変換回路のループフィルタに用いられるAD変換回路及 50 て、20は全体としてマルチステージ方式のデルターシ

びDA変換回路として2ビットAD変換回路6及びDA 変換回路8を使用し、フイルタ出力Y1を入力側に帰還 する際にDA変換回路8に生じていた量子化誤差Eを1 【0031】しかし(7)式において新たに付加される 40 ピット方式のデルターシグマAD変換回路を基本構成と する量子化誤差補正回路3によつて打ち消すことによ り、高精度の積分器5を用いることなく精度の高いデル ターシグマAD変換回路を構成することができる。

> 【0033】またマルチピット方式のデルターシグマA D変換回路によりAD変換回路を構成するため1 ビット 方式のデルターシグマAD変換回路に生じていたアイド ルトーンをなくすことができる。

【0034】(2)第2の実施例

図1との対応部分に同一符号を付して示す図2におい

10

グマAD変換回路を示し、2段目のデルターシグマループ変調フイルタを上述のマルチビット方式のデルターシグマAD変換回路1によつて構成し、ダイナミックレンジを拡大するようになされている。

【0035】このとき1段目のデルターシグマループフィルタ21は、減算器22において入力アナログ信号Xと帰還アナログ信号S3との差分を求め、この差分値を積分器23で積分した後、1ビットAD変換回路24及び2段目のデルターシグマループ変調フイルタ1に出力ようになされている。

【0036】ここで1ビットAD変換回路24のフイルタ出力Y4は遅延器25を介して入力側に帰還されると共に遅延器26を介して加算器27に供給される。この後、加算器27は積分器23に対して逆特性の微分器28を介して圧縮された量子化雑音をフイルタ出力Y4に加算して出力するようになされている。

【0037】このとき加算器27より出力されるデイジタル出力Yは、マルチピットーデルターシグマAD変換回路1による量子化ノイズQ3に1ピットーデルターシグマAD変換回路21の量子化ノイズQ4を加算した値20を積分器23の伝達特性に対して逆特性の微分器28により2重に伸張した量子化ノイズ((Q3+Q4)(1-Z<sup>-1</sup>)<sup>1</sup>)を入力アナログ信号Xに加算した値となる。

【0038】このときマルチピットーデルターシグマA D変換回路1による量子化ノイズQ3は、ピット数を増やすことによりほぼ0に近づけることができ、結果として1ピット方式のデルターシグマAD変換ループフイルタと同程度の量子化ノイズのもとダイナミックレンジを拡大することができる。

【0039】以上の構成によれば、マルチステージ方式のデルターシグマAD変換回路を構成する2段目のループフイルタをマルチビット方式のデルターシグマAD変換回路1によつて構成することにより、量子化精度を高精度に保つたままダイナミックレンジを一段と拡大することができる。

# 【0040】(3)他の実施例

なお上述の実施例においては、乗算係数 a を 1 とする場合について述べたが、本発明はこれに限らず、 2 分の 1

や3分の1等さらに小さい値に設定しても良い。このようにすれば補正用デルターシグマAD変換ループフイルタ2Aを構成する積分器5Aに入力される信号値を小さくできるため積分器に求められる精度が下がるにもかかわらず高精度のデルターシグマAD変換回路を構成することができる。

【0041】また上述の実施例においては、マルチビット方式のAD変換回路及びDA変換回路として2ビットのものを用いる場合について述べたが、本発明はこれに10 限らず、3ビット以上のAD変換回路やDA変換回路を用いる場合にも広く適用し得る。

#### [0042]

【発明の効果】上述のように本発明によれば、オーバサンプリングーデルターシグマ変調型のアナログデイジタル変換回路の量子化手段を多ピットのアナログデイジタル変換手段及びデイジタルアナログ変換手段によつて構成し、このデイジタルアナログ変換回路に生じる量子化誤差を量子化手段を1ピットのアナログデイジタル変換手段及びデイジタルアナログ変換手段によつて構成されるデルターシグマ変調型アナログデイジタル変換手段によつて打ち消す。

【0043】これにより従来多ピット方式の量子化精度を劣化させていた量子化誤差を打ち消すことができ、1ピット方式と同程度の精度が得られ、かつ無信号時におけるアイドルトーンのないアナログデイジタル変換回路を容易に得ることができる。

# 【図面の簡単な説明】

【図1】本発明によるアナログデイジタル変換回路の一 実施例を示すプロック図である。

30 【図2】本発明によるアナログデイジタル変換回路の一 実施例を示すブロック図である。

### 【符号の説明】

1 ……マルチピットデルターシグマーAD変換回路、2 ……デルターシグマーAD変換ループフイルタ、3 …… 量子化誤差補正回路、6 ……マルチピットAD変換回路、6 A、2 4 ……1 ピットAD変換回路、8 ……マルチピットDA変換回路、8 A……1 ピットDA変換回路、20 ……マルチステージ方式デルターシグマAD変換回路。

【図1】




図1 第1実施例の構成

【図2】




図2 第2実施例の構成